隨著半導體製程越來越精進，高效能運算（HPC, High Performance Computing）及微控制器（MCU, Micro Controller Unit）等相關晶片，對於靜態隨機存取記憶體（SRAM, Static Radom Access Memory）的需求與日俱增。
針對這一點，芯測科技指出，因為這類晶片都需要使用SRAM作為驅動晶片運行的主要程式儲存的地方。然而，如何在晶圓測試（CP, Chip Probing，又稱中測）時精準找出SRAM的缺陷，以及如何降低每百萬個產品中的不良數（DPPM, Defect Parts Per Million），來精準掌控晶片良率，成為目前各家IC設計公司與晶片開發商專注的重點。所以，如何確保晶片上電後SRAM的讀寫是否正常，成為未來確保晶片使用週期的重要環節。
芯測科技表示，START v3與EZ-BIST提供了開機自我檢測（POT, Power_On Test）的功能，讓晶片上電後立即進行記憶體的測試流程，驗證SRAM讀寫的正確性，確保晶片的使用週期。也可以搭配使用者自定義演算法（UDA, User Defined Algorithm），讓晶片可以在上電後執行精簡或是定制化的記憶體測試演算法。
不僅如此，芯測科技強調，開機自我檢測（POT, Power_On Test）的功能在晶片執行上電後的測試流程後，除了檢測缺陷的記憶體外，還可以針對產生缺陷的SRAM進行修復工程，延長晶片的使用週期。
為了滿足對於上電測試時間有極度要求的晶片，芯測科技還提供了線上精簡測試（Reduced Test）功能，讓晶片在上電後立刻執行『March C+』測試演算法，在極短的時間內完成記憶體測試的流程。
芯測科技指出，該公司的EDA工具－START v3與EZ-BIST除了提供晶圓測試（CP, Chip Probing）階段的記憶體測試與修復解決方案外，還提供開機自我檢測（POT, Power_On Test）功能，讓晶片上電後立刻進行記憶體測試流程，迅速驗證SRAM讀寫的正確性，確保晶片的使用週期。並提供線上精簡測試（Reduced Test）功能，讓晶片上電時在極短的時間內完成記憶體測試流程。充分滿足高效運算（HPC）、車用電子、USB Type-C等晶片，對於記憶體讀寫正確性的嚴格要求。