随着人工智能、边缘运算、物联网与 AIoT 的应用越来越广泛，市场对于芯片的需求就越大。这些芯片都需要使用 SRAM (Static Random Access Memory) ，作为驱动芯片运行的主要程序储存的地方，如何精准找出SRAM 的缺陷，并且节省芯片测试成本相当重要。所以，如何选用兼具测试精准度与降低测试成本的内存测试算法，一直是芯片制造商关注的问题。此外，在 HPC (High Performance Computing) 的相关应用芯片中，需要使用大量的 CPU (Central Processing Unit) 来进行运算，这时，芯片中的 SRAM（静态随机存取内存）的需求也将大幅提升。且由于HPC 制造精细且造价成本高，如何透过内存诊断分析的协助，降低缺陷率就成为了芯片开发商关注的重点。
EDA(Electronic Design Automation)工具的目的在于加速 IC 设计的流程、降低人为错误的发生机率。芯测科技基于 EDA 工具的使用目的，推出全世界第一个『内存测试向量自动转换与内存测试后诊断分析自动转换微架构』，流程图见本文最后图一：
芯测科技的『内存测试向量自动转换与内存测试后诊断分析自动转换微架构』可以透过 START™ v3 和 EZ-BIST 中的 BFL(BIST Features List)去开启内存测试诊断(Diagnosis)功能，这个微架构可以让芯片开发商在RTL(Register-Transfer Level)的模拟阶段，透过设定仿真测试样本(Simulation test pattern)产生 ATE(Automatic Test Equipment)接受的格式，START™ v3 和 EZ-BIST 即可自动生成 ATE 支持的测试向量(Test vector)。目前全世界并没有内存测试后的诊断自动化分析 EDA 工具，芯测科技的微架构，可以协助芯片开发商，将芯片内存储器测试后的报告，透过芯测科技的 EDA 工具微架构，进行 ATE 测试报告的自动分析，协助芯片开发商了解，芯片内存储器的错误信息，包括内存错误的位置和内存错误的原因等，让芯片开发商可以快速修正错误。
芯测科技的『内存测试向量自动转换与内存测试后诊断分析自动转换微架构』，可以针对芯片开发商所使用的 ATE 进行客制化 ATE 格式的设计，让芯片开发商利用客制化的 START™ v3 和 EZ-BIST 等 EDA 工具，进行 ATE 测试向量的自动转换，与芯片测试后的 ATE 报告自动分析。
随着半导体制程的快速演进与 HPC 芯片的应用趋于更多元，内存的需求急速增加，如何快速有效率的找出内存缺陷发生的位置与原因，是许多芯片开发商关注的话题。芯测科技推出全世界第一个客制化的『内存测试向量自动转换与内存测试后诊断分析自动转换微架构』，让芯片开发商，可以透过 START™ v3 和 EZ-BIST 搭配此微架构，进行客制化内存测试诊断方案的设计，让芯片开发商透过客制化设计的 EDA 工具，快速有效率的进行内存测试向量的自动转换与内存测试后自动分析的流程，提升整体芯片的开发时间。