隨著人工智慧、邊緣運算、物聯網與AIoT的應用越來越廣泛，市場對於晶片的需求就越大。這些晶片使用SRAM（SRAM, Static Random Access Memory），作為驅動晶片運行的主要程式儲存的地方，如何精準找出SRAM的缺陷，並且節省晶片測試成本相當重要。所以，如何選用兼具測試精準度與降低測試成本的記憶體測試演算法，一直是晶片製造商關注的問題。
專注於記憶體測試與修復解決方案的芯測科技（6786），供應記憶體測試與修復解決方案，並提供客製化設計服務，在晶片開發中扮演著關鍵的角色。芯測科技發表「使用者自定義測試演算法（User Defined Testing Algorithms）」微架構，讓晶片製造商，搭配芯測科技的使用者手冊，自行設計出晶片專屬的記憶體測試演算法，提高記憶體測試的精準度與降低測試成本。
芯測科技所推出的『使用者自定義測試演算法（User Defined Testing Algorithms）』微架構，提供了高度彈性化與簡單化的使用環境，採用GUI（GUI, Graphical User Interface）的操作環境，搭配使用手冊，讓使用者可以輕鬆的定義出定製化的記憶體測試演算法。透過「使用者自定義測試演算法（User Defined Testing Algorithms）」微架構，晶片製造商可以自行設計出最符合晶片的記憶體測試演算法，在降低DPPM的同時，也可以兼顧到測試成本的降低。
芯測科技為了因應晶圓代工廠的漲價情況，開發了專利化「使用者自定義測試演算法（User Defined Testing Algorithms）」微架構，可以讓晶片製造商有效的利用『使用者自定義測試演算法（User Defined Testing Algorithms）』，針對SoC（SoC, System on Chip）內的SRAM，根據晶片的製程、程式型態與終端產品的應用方向，設計出適當的記憶體測試演算法，降低DPPM。
由於晶圓代工廠的漲價，加上晶片開發的複雜度提高，導致使用記憶體的需求也大幅提高。所以，晶片設計公司需要有效率且符合成本的記憶體測試演算法。芯測科技的『使用者自定義測試演算法（User Defined Testing Algorithms）』，讓SoC內SRAM的缺陷，可以更精準的被找出來，同時，也可以透過『使用者自定義測試演算法（User Defined Testing Algorithms）』降低晶片的測試費用。這樣的微架構，可以大幅降低晶片開發成本，更可以有效的降低DPPM。使得芯測科技在晶片開發中扮演著關鍵的角色，未來前景看好。
新聞來源 : https://money.udn.com/money/story/5635/6010560?from=edn_search_result