芯測科技作為EDA工具中最具代表性的『點工具』供應商，近期推出START™ v5記憶體測試與修復電路開發環境，將『點工具』專注完美、近乎苛求的優勢發揮的淋漓盡致。START™ v5具有下列『點工具』的優勢：
- RTL語法辨識效率提升50%。
- 產生SRAM BIST電路的速度提升50%。
START™ v5極度專注於SRAM修復技術的提升，特別增加與強化下列功能：
- 縮短SRAM修復時，需要從eFuse或是OTP讀取SRAM錯誤資訊到修復控制器的時間。
- 強化SRAM修復所需的eFuse和OTP資料壓縮功能。
- 優化SRAM修復路徑的時序，提升晶片整體佈局與繞線的彈性度。
- 強化Stand-Alone與備援(Redundancy)並存的SRAM修復機制。
- 強化模組化(Bottom-Up)設計流程，讓複雜晶片的SRAM測試與修復電路生成變得更簡單。
START™ v5在SRAM錯誤診斷分析上，也增加與強化了許多功能：
- 利用晶片的佈局圖，明確指出晶片內錯誤SRAM的位置與發生錯誤的原因。
START™ v5充分發揮『點工具』的優勢，在SRAM測試演算法上，開發出UDA (User Defined Algorithm)專利。在此專利上，開發出全世界獨一無二的TEC (Testing Element Change)技術。TEC的特色如下：
- 針對SRAM的測試演算法進行『元件化』的拆解，如同『樂高』積木的堆疊一樣，透過『元件化』的架構，將SRAM的測試演算法依照『元件化』架構實現於晶片中，可以大幅降低SRAM測試演算法的電路面積。
- 讓晶片在CP階段，只需要透過測試機台命令的排列組合，就可以任意調動預先設計於晶片內的『元件化』架構，無須更改晶片設計，就能夠動態改變SRAM的測試演算法，讓DPPM的控制變得更加容易。
START™ v5雖然是『點工具』，卻依然可以充分與第三方EDA工具，進行『DFT全流程』的融合。
此外，START™ v5更是全球第一個可以支援CIM (Computing In Memory)產生BIST電路的記憶體測試與修復電路開發環境。