1/16：如何透過SRAM測試EDA工具EZ-BIST徹底掌控DPPM
傳統的演算法在晶片下線後的CP測試(Chip Probe Test，裸晶測試)和FT測試(Final Test，最終測試)階段發現問題時，是無法修改測試演算法的行為。芯測科技所開發的TEC (Test Element Change)功能，以GUI (圖形化操作介面)模式，將記憶體測試演算法的行為元素化，藉由元素的重新排列組合，產生新型態的測試演算法，藉此改變CP測試和FT測試的動態調整及元素重組。即使客戶未採用芯測科技的MBIST電路，也能保留原始的BIST架構，並以IP形式插入原始電路，為客戶在應用上帶來極大的便利性與彈性。
精彩內容：
- 完全掌控DPPM
- LEGO-Based SRAM測試演算法