AI 运算需求持续爆发，半导体产业正逐步从「晶体管微缩」走向「系统级堆栈整合」的新竞争阶段。近期市场关注华为提出的「韬定律（Tao Law）」概念，强调透过先进封装、Chiplet 与多晶粒堆栈技术，突破传统摩尔定律在制程微缩上的限制。这也代表未来 AI 芯片的核心竞争力，已从单一芯片的晶体管密度，延伸为如何透过 3D-IC 与异质整合架构，提升整体系统效能、带宽与能效。
然而，当 AI 芯片逐步迈向 HBM、高速逻辑芯片与 Chiplet 的垂直堆栈架构后，测试与修复问题也开始成为先进封装时代的关键挑战。由于多颗 die 封装完成后的价值极高，一旦在后段才发现内存或互连缺陷，将可能造成巨大的报废成本。因此，如何在 3D-IC 架构中维持可测试性（Testability）与可修复性（Repairability），已成为 AI 芯片产业链不可忽视的重要议题。
专注于内存测试与修复技术的芯测科技（iSTART-TEK）指出，随着产业从摩尔定律逐步转向堆栈整合架构，IEEE 1838 将成为 3D-IC 与异质整合芯片不可或缺的测试标准。芯测科技目前已率先完成 IEEE 1838 与内存测试、修复架构的整合，是目前少数能完整支持 IEEE 1838 的内存测试与修复 EDA 工具供货商之一。
IEEE 1838 是专为 3D-IC 与多 die 堆栈架构制定的测试标准，主要用于解决 die-to-die 测试存取、堆栈后测试信道管理、以及异质整合架构中的可测试性问题。在传统 SoC 架构中，测试主要针对单一 die；但在 HBM、Logic Die、AI Accelerator 与 Chiplet 大量堆栈的架构下，测试路径与故障定位的复杂度大幅提高，也让 IEEE 1838 逐渐成为先进封装的重要基础架构。
芯测科技表示，当产业开始以堆栈技术挑战摩尔定律时，测试架构也势必要同步升级。尤其在 CoWoS、3D-IC 与 HBM 等高阶封装架构中，一旦缺乏标准化测试机制，将难以有效管理多层 die 的测试存取与故障诊断。因此，未来只要走向多 die 堆栈与异质整合，IEEE 1838 几乎将成为必要选项。
芯测科技早在 3D-IC 尚未全面商用前，便已投入 IEEE 1838 相关技术开发，并将其整合进既有内存测试与修复平台中，完成与 MBIST、BISR 架构的深度串接。透过 IEEE 1838 架构，系统可在多层堆栈完成后，仍维持对 SRAM 与 HBM 的测试与修复能力，包含测试路径规划、故障定位、修复控制与测试存取管理等功能。
为提升带宽与降低延迟，HBM 与 GPU、NPU、AI Accelerator 的垂直堆栈正快速普及，也让内存测试的重要性同步提升。芯测科技的 IEEE 1838 解决方案，即是针对此类异质整合与高密度堆栈情境所设计，可支持多颗 die 的测试存取与内存修复流程，协助客户在先进封装架构下维持高良率与高可靠度。
此外，在 CoWoS 与 3D-IC 架构下，一颗整合 HBM 与高阶逻辑芯片的 AI 芯片，其制造与封装成本相当高昂。若封装完成后才发现内存缺陷，没有有效修复机制将可能导致整颗模块报废。芯测科技透过 IEEE 1838 与内存修复技术的整合，让客户即使在堆栈完成后，仍可进行精准故障诊断与修复，大幅降低先进封装报废风险，并提高最终产品良率与投资报酬率（ROI）。
市场预期，在 HBM、Chiplet、CoWoS 与异质整合架构持续扩张下，IEEE 1838 将逐步成为 AI 芯片产业链的重要测试标准，而具备完整内存测试与修复能力的 EDA 工具供货商，也将在下一波 AI 半导体竞争中取得关键位置。
芯测科技强调，目前公司已具备完整的 IEEE 1838 内存测试与修复解决方案，可协助客户因应 AI Chiplet、HBM 与 3D-IC 时代下的测试与良率挑战，提前布局下一世代先进封装市场。