

iSTART

January 2026

iSTART iReport

芯测科技电子报第 14 期



芯测科技获 2025 亚洲金选奖「年度最佳 EDA」殊荣



芯测科技于 2025 亚洲金选奖（EE Awards Asia）中脱颖而出，旗下自主研发的 EDA 工具 START™ v5（SRAM 测试与修复解决方案）荣获「年度最佳 EDA（Best EDA of the Year）」殊荣，并由芯测科技王筱萍副总经理于 2025 年 12 月 5 日代表领奖。

START™ v5 是以公司专利技术「用于产生内存自我测试算法电路之方法（METHOD FOR GENERATING A MEMORY BUILT-IN SELF-TEST ALGORITHM CIRCUIT）」为核心所打造的高阶内存测试与修复平台。此技术自 2022 年取得台湾专利后，于 2023 年 10 月成功取得美国专利，象征芯测科技于国际内存测试领域的研发突破获得全球专业肯定。本次获得亚洲金选奖，更进一步展现台湾 EDA 技术在国际舞台上的实力与创新能量。

亚洲金选奖由 EE Times Asia 与 EDN Asia 联合主办，为亚太地区最具指针性的电子产业年度评选之一。奖项由跨国评审团与工程师票选共同决定，旨在表扬于电子设计、半导体制程与技术创新领域具有卓越贡献的企业与产品。本次得奖彰显了 START™ v5 的技术创新与实务价值获得专业市场高度肯定，并确立了芯测科技在内存测试与修复技术领域的产业领导地位。

传统内存测试算法常因重复测项造成测试时间冗长、制造成本上升、算法缺乏客制化弹性等问题，START™ v5 的 UDA 模块化算法架构，彻底改善了这些问题。透过可编辑、可客制化的测试元素，工程师能删除冗余测试项目、客制化测试流程，并针对不同制程与 SRAM 设计快速调整策略。如此一来，便能缩短测试时间、大幅降低成本，同时提升测试覆盖率、强化芯片良率与产品可靠度，并降低 DPPM。

START™ v5 所展现的弹性架构、算法可扩展性与良率优化能力，使其成为多家国内外先进 IC 设计企业提升良率的重要工具。芯测科技表示，此次获得「年度最佳 EDA」奖项，不仅是对公司研发团队的肯定，更强化了其持续投入先进制程、高可靠度测试技术的决心，未来将持续协助更多客户在先进制程环境中攻克内存测试挑战，改善设计效能并提升量产可靠度。

面对汽车与工业领域合规新挑战 该如何因应？

汽车与工业领域的合规要求在近十年快速增加，质量管理、功能安全、网络安全与资安等多项标准同时并行，半导体供货商面临的挑战已不再是单一标准，而是多标准迭加带来的复杂管理问题。

各项标准虽各有侧重，但皆围绕风险管理、流程规范、可追溯性与证据留存等核心概念。面对此趋势，分散管理的作法已难以为继，企业需建立统一的合规生态系统，整合不同标准的要求，让实施成果彼此支撑。合规不再只是一次性的认证，还需要贯穿产品全生命周期，并透过工程实践与持续优化落实。工程师在其中扮演关键角色，必须将合规思维融入设计、研发与测试流程，才能从源头降低风险，将合规转化为竞争优势。

在多标准并行、合规要求不断迭加的环境下，真正的挑战不只在于理解法规，而是如何在工程层级，把功能安全要求转化为可追溯、可验证的设计与测试结果。面对多标准迭加的车规与工业合规挑战，芯测一直专注于帮助客户落地功能安全。我们的先进 EDA 工具不仅符合 ISO 26262 TCL1 标准，还主动执行 FMEDA 分析，让工程师能在设计与测试阶段就建立完整、安全的芯片证据，将合规从文件要求转化为可验证的工程实务。

芯测科技「AI 智能实时对话」持续优化官网互动体验



关于 芯测科技

芯测科技专注于EDA工具与IP领域，提供内存测试与修复解决方案。拥有近30项专利发明，荣获ISO 9001品质管理系统认证与ISO 26262 TCLI工具置信度认证。其中Repair、POT、UDA等产品功能

人芯测科技官方网站所推出的「AI 智能实时对话」功能，自上线以来，已成为访客快速取得产品与服务信息的重要辅助工具。透过实时响应的互动设计，协助使用者更有效率地找到所需内容，减少在网站中反复搜寻的时间。

AI 智能实时对话可依使用者提问，实时提供产品介绍、技术规格、应用说明与相关页面导引，让访客在浏览官网时，不必逐页查找，即可快速掌握重点信息。对首次造访的访客而言，可更快理解芯测科技的产品架构与解决方案；对既有客户与合作伙伴来说，也能成为查询数据时的实时入口。

透过标准化的响应内容与清楚的页面导引机制，AI 对话功能有效提升官网信息的可读性与可达性，使使用者在短时间内完成信息确认，整体浏览流程更顺畅、明确。

芯测科技表示，AI 智能实时对话的导入，是官网服务体验持续优化的一环。未来将依实际使用情况，逐步扩充响应内容与应用情境，让官网不仅是信息展示平台，更能实时响应访客需求。

芯测科技受邀于 ICCAD 专访 展现车规级内存测试与修复技术实力



芯测科技于今年集成电路设计业展览会 (ICCAD) 期间接受半导体媒体「爱集微」专访，由上海芯复瑞王筱萍总经理与谢太平副总经理分享公司在内存测试与修复领域的核心技术。王总经理表示，芯测专注于 MBIST 与 MBISR 解决方案，协助芯片在量产前即侦测并修复内存缺陷，有效提升良率与可靠性。其自主 EDA 工具现已广泛应用在车规芯片、AI、HPC、网通与消费性电子等市场，持续扩大技术影响力。

谢副总经理指出，芯测具备通过 ISO 26262 TCL1 认证的专利化内存修复功能，并自主完成 FMEDA 安全分析，符合车用芯片最严格的功能安全规范。此外，芯测透过 UDA + TEC 平台协助客户自定义 SRAM 测试算法，目标将 DPPM 降至 0；全新推出的 AI 工具 MART 也能快速推荐最佳测试算法，大幅提升工程效率。公司亦提供完整的 eFlash 测试与修复方案，兼具高覆盖率与高修复能力，有效提升芯片质量。

展会期间，芯测科技也准备精美小礼，欢迎参观者至展位交流技术趋势与市场需求。透过此次专访曝光，芯测再次展现其在内存测试与修复领域的领先能力，并将持续以创新技术协助客户打造高可靠度芯片。

昇显微采用芯测科技 START™ 成功实现 28nm 显示控制 IC 量产

昇显微电子最新一代 28nm 显示控制 IC 已正式量产，过程中采用芯测科技自主研发的 START™ v5 内存测试与修复平台，以确保芯片在量产阶段的高可靠度与高良率表现。

昇显微电子是拥有自主知识产权的驱动芯片设计公司，专注于当下热门的 AMOLED 显示面板驱动芯片开发，产品广泛应用于智能手机与智慧穿戴等消费性电子产品。

在此次项目中，昇显微电子导入了 START™ v5 平台中的多项核心功能，包含 MBIST (内建自我测试)、MBISR (内建自我修复)、UDA (User Defined Algorithm) 以及 TEC (Test Element Change)，并结合定制化的 SRAM 测试与修复设计，协助团队有效提升内存测试覆盖率与整体良率。

在显示控制芯片的开发中，内存测试是影响良率与稳定度的关键环节。芯测科技的 START™ 平台提供稳定且高覆盖率的测试能力，协助昇显微顺利完成产品量产，并达成既定的质量目标。

START™ v5 具备高覆盖率的内存测试算法与可扩充的修复架构。该平台支持多项关键技术，包括：

- MBIST + MBISR：快速定位并修复芯片内 SRAM 缺陷，显著提升量产良率。
- TEC：协助测试控制单元与外部测试接口协同运作，简化量产测试流程。
- UDA：可针对不同内存架构进行定制化测试流程，确保高覆盖率与低 DPPM 表现。

芯测科技表示，昇显微此次成功量产的案例显示，START™ 平台在显示控制 IC 领域的实际效能已获得验证，未来将持续推动更多合作，协助客户实现高可靠量产。同时，也会在明年开始有权利金的挹注。

芯测科技以科技专业延伸温度 落实ESG社会关怀




专注于内存测试与修复解决方案的芯测科技，除持续以创新研发为产业创造价值外，也积极实践企业社会责任（ESG）。于 11 月 12 日，芯测科技同仁化身为陪玩哥哥与姊姊，携手心路基金会陪伴早期疗育孩童外出进行半日户外活动，透过温暖互动与陪伴，为孩子们带来欢乐时光，也为彼此留下珍贵而难忘的回忆。

芯测科技表示，企业的价值不仅体现在技术实力与产品表现，更体现在对社会的回馈与责任感。公司在致力于提供优化内存测试与修复解决方案的同时，也将 ESG 理念落实于实际行动中，鼓励同仁参与公益活动，将专业以外的关怀能量回馈社会。

未来，芯测科技将持续推动多元公益与社会参与计划，结合企业文化与同仁力量，携手社会伙伴共同为下一代打造更友善、更具包容力的成长环境，让科技的进步，同时成为温暖社会的力量。

五分钟认识ATE —— 半导体量产测试背后的无名英雄



当一颗芯片完成设计、制造与封装后，还需要经过一个重要步骤才能正式出货，那就是「ATE测试」。ATE 全名为 Automatic Test Equipment（自动化测试设备），是半导体量产过程中不可或缺的关键工具。它的任务是确保每颗 IC 在功能、电气特性与质量方面都符合规格要求，避免任何潜在缺陷流入市场。

ATE 在半导体生产流程中的角色

从设计到出货，一颗 IC 会经历设计、晶圆制造、封装、测试四大阶段。其中测试阶段可再细分为两个步骤：

测试阶段	测试对象	测试目的
晶圆测试 (Wafer Sort)	晶圆上未切割的裸晶	筛出功能异常的芯片，避免浪费封装成本
成品测试 (Final Test)	封装完成的成品 IC	验证所有功能与电气特性是否符合规范

这两个阶段的测试都仰赖 ATE 完成自动化操作。ATE 会透过探针卡 (Probe Card) 或测试插座 (Socket) 与芯片连接，仿真实际运作情境下的电气信号，以检查芯片在不同电压、温度及频率条件下的表现。

ATE的组成与运作原理

一台完整的 ATE 系统，主要由以下几个部分组成：

模組	功能
测试主机 (Tester)	提供电源、时脉与数位／类比信号
测试介面 (Handler / Prober)	负责自动搬运与定位芯片
测试程式 (Test Program)	定义测试项目与判定条件
测试治具 (Load Board / Probe Card)	实体连接芯片与测试系统的介面

在测试过程中，ATE 根据预先设定的测试程序，输出各种信号并收集芯片的响应。透过高速量测与比对，系统能快速判定芯片是否通过测试。对于 MCU、SoC、内存等高复杂度 IC，ATE 必须同时支持多信道、高频信号与大量测试向量，以确保测试覆盖率与准确度。

ATE 的关键角色

在芯片量产阶段，ATE 是质量的第一道防线，并对整体产品良率与出货质量有直接影响。其主要价值包括：

1. 确保功能正确，避免瑕疵品流入市场。
2. 透过测试数据监控制程稳定性，协助早期发现异常。
3. 降低 DPPM (Defective Parts Per Million)，满足车规、工控与通讯应用的质量要求。
4. 搭配测试自动化与数据分析，提升产线效率并降低测试成本。

例如，车用 MCU 或内存 IC 的 DPPM 要求通常低于 10，亦即每一百万颗芯片中，最多只能容许十颗有缺陷。若没有高效能 ATE 与严谨的测试程序设计，几乎无法达到这样的质量目标。

芯测如何协助提升 ATE 测试效率

在 ATE 量产测试中，「测试算法」与「测试程序」是影响测试覆盖率与效率的关键因素。芯测科技针对内存类产品，提供多种可与 ATE 环境整合的测试解决方案，包括：

- MBIST / eFlash BIST IP：内建测试逻辑，支持芯片自我测试，减少 ATE 测试时间。
- UDA + TEC 算法生成平台：根据芯片架构与缺陷特性，自动产生优化测试序列，提高测试覆盖率。
- 测试数据分析工具：整合量产数据，协助持续优化测试策略与良率。

这些方案能在不增加 ATE 硬件负担的前提下，显着提升测试效能与质量一致性。

总结

ATE 是半导体量产测试中最重要的设备之一，也是芯片质量的最后守门员。

从晶圆到封装成品，ATE 以高速且精准的方式为每颗 IC 把关，确保产品能稳定运作于各种应用场域中。

随着芯片技术与测试需求不断提升，芯测科技将持续以创新的 BIST 与测试算法平台，协助客户在 ATE 测试环境中达成高覆盖率、高良率与高可靠度的量产目标。

图像处理与机器视觉中的SRAM测试与修复

在 ISP、工业相机、AI Vision SoC 等图像应用中，大量嵌入式 SRAM 是系统效能与判断准确度的关键。任何微小的内存错误，都可能直接造成画面噪声、图像失真或 AI 误判，进而影响量产质量与市场可靠度。芯测科技针对影像与机器视觉应用的高频存取、长时间暂存与严苛温度条件，提供完整的 SRAM 测试与修复解决方案。透过可弹性配置的 Memory BIST、BIRA 与 redundancy repair 架构，协助客户在设计与量产阶段即有效拦截潜在失效，显著降低 DPPM，提升出货良率与产品稳定度。

方案核心优势

- **有效降低 DPPM**
于量产前即拦截弱位、温度敏感错误与动态读写失效，避免问题流入市场。
- **提升量产良率**
透过 row / column / block 等备援修复机制，保留可修复芯片，减少不必要的报废。
- **支持高频图像存取需求**
强化动态错误、读扰与交叉耦合测试，确保高速 pixel / frame buffer 稳定运作。
- **因应长时间图像暂存与 AI 计算**
导入 retention-aware 测试与修复策略，降低多帧迭图与 AI feature map 的数据流失风险。
- **适用车用与工业级温度环境**
支持高低温延伸测试，确保系统在极端环境下仍具备长期可靠度。
- **测试效率与成本优化**
透过算法弹性化与模块化架构，在维持高 coverage 的同时缩短测试时间，降低 CP 与量产成本。

为图像产品量产建立质量优势

透过系统化的 SRAM 测试与修复流程，芯测科技协助影像与机器视觉芯片在量产阶段建立稳定、可预期的质量表现，不仅提升良率与可靠度，更能有效控制 DPPM，强化客户在工业、车用与 AI 视觉市场的竞争力。

 [观看完整视频](#)

Repair Memory Wrapper 解决小型内存修复的挑战

在 SoC 设计中，小型内存数量庞大，若每颗内存都搭配一套独立的 TRA 控制逻辑，不但造成重复逻辑、布局壅塞，也会增加芯片面积与功耗。为解决此瓶颈，芯测科技推出 Repair Memory Wrapper，透过「多颗内存共享同一组修复控制逻辑」的设计理念，大幅提升修复流程效率。

Repair Memory Wrapper 的核心优势在于整合多颗功能一致的小型内存，让它们共享单一 TRA 模块，藉此减少重复逻辑、缩小面积、降低功耗，同时维持完整的修复可测性，提升整体 SoC 的可管理性。

使用者只需在 UDM (User-Defined Memory) 中设定 wrapper 参数，汇入 iSTART 工具后，系统即可自动产生修复逻辑，无需人工撰写，使设计更直觉、降低错误风险。系统会依照 address 判断需修复的内存，并自动回传正确的修复信息至对应 port，确保修复流程精准可靠。

在先进制程面积与功耗压力日益上升下，Repair Memory Wrapper 让内存修复架构更精简、面积更小、效率更高，同时协助客户提升良率、控制 DPPM，成为提升内存 SoC 效能与成本竞争力的关键技术。

[▶ 观看完整视频](#)

市面上罕见同时达成TCL1与FMEDA的EDA工具 保障车规芯片功能安全

车用半导体在极端温度、震动与电气干扰下必须维持长期稳定运作，对芯片设计的可靠度与安全性提出极高要求。为协助客户满足国际车规标准，芯测科技深耕内存测试与修复技术多年，并以专利化的 EDA 解决方案打造完善的功能安全支持。

START™ 平台通过 ISO 26262:2018 TCL1，并完整导入 FMEDA（失效模式、影响与诊断分析），协助客户在设计初期即能量化风险、识别关键失效模式并评估诊断覆盖率，强化芯片安全机制与合规能力。

作为市场上少数同时具备 TCL1 认证与 FMEDA 能力的供货商，芯测科技为车规芯片开发带来多项关键优势，包括：

- 提升功能安全可信度，强化品牌竞争力
- 缩短车规项目导入时间，加速产品上市
- 提供 ASIL-A 至 ASIL-D 的完整工具支持
- 降低法规风险并提升流程一致性
- 与客户功能安全与 ASPICE 流程高度整合

透过系统化的风险分析与合规工具链，芯测科技协助客户在设计、测试与量产阶段建立完整的功能安全闭环，使车用芯片具备更高的可靠度与长期稳定性。

[▶ 观看完整视频](#)